中興硬件筆試試題

時(shí)間：2024-07-06 10:44:45 面試筆試我要投稿

中興硬件筆試試題

單選題：

　　1、 sdh相關(guān)，光纖的歸一效率v的范圍

中興硬件筆試試題

　　2、總線周期包含3個(gè)時(shí)鐘周期，每個(gè)總線周期可以傳輸32位數(shù)據(jù)，時(shí)鐘頻率為33mbps，求總線帶寬

　　3、諧振功率放大器的集電極vcc從0增大，功率放大器的狀態(tài)變化(過(guò)壓，臨界，欠壓排序)

　　多選題：

　　1、要想從抽樣信號(hào)中恢復(fù)出原有信號(hào)，應(yīng)滿足哪些條件?

　　2、 verilog中function和task的區(qū)別

　　3、 cache的刷新方式?

　　4、 mos管與雙極管相比，有何優(yōu)點(diǎn)

　　5、常用封裝形式

　　6、vhdl中的關(guān)鍵字bus use now loop

　　7、網(wǎng)絡(luò)協(xié)議包含哪些層，考的應(yīng)該是ip協(xié)議在哪層?如何應(yīng)用?

　　8、fpga的組成

　　9、mp3的數(shù)據(jù)格式

　　10、n型半導(dǎo)體摻的雜質(zhì) p 、b、sn

　　判斷題：

　　1、廣域網(wǎng)t1，t3標(biāo)準(zhǔn)，t1可以提供1.544mbps的帶寬，t3可以提供45mbps的帶寬

　　2、兩條平行線的差模、共模定義

　　3、verilog所有語(yǔ)句都能被綜合嗎?

　　問(wèn)答題：

　　1.單片機(jī)的最小系統(tǒng)需要哪些東西

　　2.oc門電路和od門電路中的oc，od指的是什么

　　3.為什么cpu的ram越大dsp的效率越高

　　4.fpga系統(tǒng)的設(shè)計(jì)流程

　　大題：

　　一、兩個(gè)8051，分別為a、b，實(shí)現(xiàn)a并行采集開(kāi)關(guān)信號(hào)，a到b串行通信(2模式)，b并行輸出控制發(fā)光led，畫(huà)出其框圖。

　　二、用verilog編寫(xiě)2分頻電路

【中興硬件筆試試題】相關(guān)文章：